|
题名:
|
SystemVerilog断言手册 / (美) 本·科恩 ... [等] 著 , 孙健, 魏浩然译 |
|
ISBN:
|
978-7-03-082134-8 价格： CNY138.00 |
|
语种:
|
chi |
|
载体形态:
|
xxvii, 544页 图 26cm |
|
出版发行:
|
出版地： 北京 出版社： 科学出版社 出版日期： 2026 |
|
内容提要:
|
本书聚焦RTL层面对ASIC和FPGA的建模与验证，旨在通过系统化的理论讲解、丰富的工程实例与工具验证案例，帮助读者掌握基于断言的验证方法，解决传统验证中需求模糊、设计意图难监控、验证完整性难衡量等核心痛点。本书由SystemVerilog领域权威专家编写，先通过大量示例展示基础概念，然后专注于序列和属性的细节，接着通过更多示例探讨高级主题，随后讨论了在设计和验证周期的各个阶段（包括需求、设计和验证阶段）使用断言的过程，通过两个完整模型展示了形式化验证的应用，最后增加了SVA方面的论文，同时回答了用户在论坛中提出的问题。本书所呈现的编码和使用指南源自作者多年的设计与验证工作经验，以及对硬件描述语言、断言语言和框架库的使用与教学经验。 |
|
主题词:
|
硬件描述语言 程序设计 |
|
中图分类法:
|
TP312-62 版次： 5 |
|
主要责任者:
|
科恩 著 |
|
主要责任者:
|
文卡塔垃曼 著 |
|
主要责任者:
|
库玛丽 著 |
|
次要责任者:
|
孙健 译 |
|
次要责任者:
|
魏浩然 译 |