|
题名:
|
ASIC设计与综合 / (印) 瓦伊巴夫·塔拉特著 , 孙健, 魏东译 |
|
ISBN:
|
978-7-03-078828-3 价格： CNY78.00 |
|
语种:
|
chi |
|
载体形态:
|
xi, 270页 图 26cm |
|
出版发行:
|
出版地： 北京 出版社： 科学出版社 出版日期： 2024 |
|
内容提要:
|
本书全面介绍使用Verilog进行RTL设计的ASIC设计流程和综合方法。共20章，内容包括ASIC设计流程、时序设计、多时钟域设计、低功耗的设计考虑因素、架构和微架构设计、设计约束和SDC命令、综合和优化技巧、可测试性设计、时序分析、物理设计、典型案例等。 |
|
主题词:
|
集成电路 电路设计 |
|
中图分类法:
|
TN402 版次： 5 |
|
其它题名:
|
使用Verilog进行RTL设计 |
|
主要责任者:
|
塔拉特 著 |
|
次要责任者:
|
孙健 译 |
|
次要责任者:
|
魏东 译 |
|
责任者附注:
|
瓦伊巴夫·塔拉特，“1 Rupee S T”的企业家和导师。1995年在Kolhapur的Shivaji大学获得BE (电子) 学位，并因在所有工程学科中排名第一而获得金牌。 |