|
题名:
|
人工智能硬件加速器设计 / (美) Albert Chun Chen Liu, Oscar Ming Kin Law著 , 王立宁 ... [等] 译 |
|
ISBN:
|
978-7-121-49475-8 价格： CNY89.00 |
|
语种:
|
chi |
|
载体形态:
|
11, 192页, 4页图版 图 (部分彩图) 26cm |
|
出版发行:
|
出版地： 北京 出版社： 电子工业出版社 出版日期： 2025 |
|
内容提要:
|
本书聚焦人工智能处理器硬件设计的算力瓶颈问题，介绍了神经网络处理内核电路与系统的设计目标、优化技术、评价方式，以及应用领域。全书共9章，以人工智能硬件芯片组织架构的核心处理单位“卷积神经网络”在系统架构层面的算力性能提升为目标，在回顾了CPU、GPU和NPU等深度学习硬件处理器的基础上，重点介绍主流的人工智能处理器的各种架构优化技术，包括并行计算、流图理论、加速器设计、混合内存与存内计算、稀疏网络管理，以及三维封装处理技术，以业界公认的测试集与方法为依据，展现不同架构设计的处理器在功耗、性能及成本指标等方面不同程度的提升，探讨优化整体硬件的各种方法。 |
|
主题词:
|
人工智能 微处理器 |
|
中图分类法:
|
TP18 版次： 5 |
|
中图分类法:
|
TP332 版次： 5 |
|
主要责任者:
|
刘峻诚 著 |
|
主要责任者:
|
罗明健 著 |
|
次要责任者:
|
王立宁 译 |
|
次要责任者:
|
薛志光 译 |
|
次要责任者:
|
刘晖 译 |
|
责任者附注:
|
责任者Albert Chun Chen Liu规范汉译姓名: 刘峻诚; 责任者Oscar Ming Kin Law规范汉译姓名: 罗明健 |