|
题名:
|
Verilog HDL数字集成电路设计原理与应用 / 蔡觉平 ... [等] 编著 , |
|
ISBN:
|
978-7-5606-4110-2 价格： CNY41.00 |
|
语种:
|
chi |
|
载体形态:
|
288页 图 26cm |
|
出版发行:
|
出版地： 西安 出版社： 西安电子科技大学出版社 出版日期： 2016 |
|
内容提要:
|
本书系统地对Verilog HDL语法和程序设计进行了介绍，明确了数字可综合逻辑设计和测试仿真程序设计在Verilog HDL中的不同，通过对典型的组合逻辑电路、时序逻辑电路和测试程序的设计举例，较为完整地说明了Verilog HDL在数字集成电路中的使用方法。全书书共8章，主要内容包括硬件描述语言和Verilog HDL概述，Verilog HDL的基本语法，Verilog HDL程序设计语句和描述方式，组合电路和时序电路的设计举例，Verilog HDL集成电路测试程序和测试方法，较为复杂的数字电路和系统的设计举例，数字集成电路中Verilog HDL的EDA工具和使用，以及对Verilog HDL发展的分析等。 |
|
主题词:
|
数字集成电路 电路设计 |
|
主题词:
|
VHDL语言 程序设计 |
|
中图分类法:
|
TN431.2 版次： 5 |
|
中图分类法:
|
TP312VH-43 版次： 5 |
|
主要责任者:
|
蔡觉平 编著 |
|
主要责任者:
|
李振荣 编著 |
|
主要责任者:
|
何小川 编著 |
|
版次:
|
2版 |