|
题名:
|
基于TSV的三维堆叠集成电路的可测性设计与测试优化技术 / (美) 布兰登·戴, 蔡润波著 , 蔡志匡 ... [等] 译 |
|
ISBN:
|
978-7-111-75364-3 价格： CNY129.00 |
|
语种:
|
chi |
|
载体形态:
|
XIV, 221页, [16] 页图版 图 (部分彩图) 24cm |
|
出版发行:
|
出版地： 北京 出版社： 机械工业出版社 出版日期： 2024 |
|
内容提要:
|
本书首先对3D堆叠集成电路的测试基本概念、基本思路方法，以及测试中面临的挑战进行了详细的论述；讨论了晶圆与存储器的配对方法，给出了用于3D存储器架构的制造流程示例；详细地介绍了基于TSV的BIST和探针测试方法及其可行性；此外，本书考虑了可测试性硬件设计的影响并提出了一个利用逻辑分解和跨芯片再分配的时序优化的3D堆叠集成电路优化流程；最后讨论了实现测试硬件和测试优化的各种方法。 |
|
主题词:
|
集成电路 电路设计 |
|
中图分类法:
|
TN402 版次： 5 |
|
主要责任者:
|
戴 著 |
|
主要责任者:
|
蔡润波 著 |
|
次要责任者:
|
蔡志匡 译 |