|
题名:
|
Verilog HDL数字系统设计与验证 / 乔庐峰, 陈庆华主编 , |
|
ISBN:
|
978-7-121-40774-1 价格： CNY59.00 |
|
语种:
|
chi |
|
载体形态:
|
231页 图 26cm |
|
出版发行:
|
出版地： 北京 出版社： 电子工业出版社 出版日期： 2021 |
|
内容提要:
|
本书将以太网交换机电路的设计与实现作为完整案例，分别介绍了介质访问控制(MAC)控制器、数据帧合路电路、MAC帧处理电路、基于哈希散列的查表电路、简易队列管理器、基于链表的队列管理器、变长分组的分割与重组电路等通信和网络中常用的电路，并以此为基础，给出了两个版本的完整以太网交换机电路。书中所有电路都给出了必要的功能说明、算法原理和内部结构，以及完整的Verilog硬件描述语言设计代码和仿真测试代码。根据需要，书中穿插补充了基于现场可编程门阵列实现时需要考虑的系统时钟生成、系统设计约束、系统复位设计、环回测试、IP核生成与调用、FPGA在线调试、模块仿真与系统仿真等具体的工程技术问题。 |
|
主题词:
|
硬件描述语言 程序设计 |
|
主题词:
|
数字系统 系统设计 |
|
中图分类法:
|
TP312VH 版次： 5 |
|
中图分类法:
|
TP271 版次： 5 |
|
其它题名:
|
以太网交换机案例分析 |
|
主要责任者:
|
乔庐峰 主编 |
|
主要责任者:
|
陈庆华 主编 |