|
题名:
|
Verilog HDL数字设计与综合 / (美) Samir Palnitkar著 , 夏宇闻, 胡燕祥, 刁岚松等译 |
|
ISBN:
|
978-7-121-26124-4 价格： CNY49.00 |
|
语种:
|
chi |
|
载体形态:
|
12, 302页 图 26cm |
|
出版发行:
|
出版地： 北京 出版社： 电子工业出版社 出版日期： 2015 |
|
内容提要:
|
本书从用户的角度全面阐述了Verilog HDL语言的重要细节和基本设计方法，并详细介绍了Verilog 2001版的主要改进部分。本书重点关注如何应用Verilog语言进行数字电路和系统的设计和验证，而不仅仅讲解语法。全书从基本概念讲起，并逐渐过渡到编程语言接口以及逻辑综合等高级主题。书中的内容全部符合Verilog HDL IEEE 1364-2001标准。 |
|
主题词:
|
VHDL语言 程序设计 |
|
中图分类法:
|
TP312 版次： 5 |
|
主要责任者:
|
帕尔尼卡 著 |
|
次要责任者:
|
夏宇闻 译 |
|
次要责任者:
|
胡燕祥 译 |
|
次要责任者:
|
刁岚松 译 |
|
责任者附注:
|
责任者规译姓: 帕尔尼卡, 取自在版编目 |
|
索书号:
|
5 |