|
题名:
|
Verilog HDL数字集成电路高级程序设计 / 蔡觉平 ... [等] 编著 , |
|
ISBN:
|
978-7-5606-3858-4 价格： CNY53.00 |
|
语种:
|
chi |
|
载体形态:
|
464页 图 26cm |
|
出版发行:
|
出版地： 西安 出版社： 西安电子科技大学出版社 出版日期： 2015 |
|
内容提要:
|
本书系统地对Verilog HDL程序设计方法进行说明, 明确了数字可综合逻辑设计和测试仿真程序设计在Verilog HDL语言中的不同, 通过对典型的组合逻辑电路、时序逻辑电路、混合电路和测试程序的设计举例, 较为完整地说明了Verilog HDL语言在数字集成电路中的设计方法。 |
|
主题词:
|
数字集成电路 电路设计 |
|
主题词:
|
VHDL语言 程序设计 |
|
中图分类法:
|
TN431.2 版次： 5 |
|
中图分类法:
|
TP312VH 版次： 5 |
|
主要责任者:
|
蔡觉平 编著 |
|
主要责任者:
|
翁静纯 编著 |
|
主要责任者:
|
褚洁 编著 |
|
主要责任者:
|
冯必先 编著 |
|
索书号:
|
5 |