|
题名:
|
Verilog与System Verilog编程陷阱 / (美) 斯图尔特·萨瑟兰，当·米尔斯著 , 戴成然，高镇译 |
|
ISBN:
|
978-7-111-50316-3 价格： CNY55.00 |
|
语种:
|
chi |
|
载体形态:
|
155页 24cm |
|
出版发行:
|
出版地： 北京 出版社： 机械工业出版社 出版日期： 2015 |
|
内容提要:
|
本书可以帮助工程师写出更好的Verilog/SystemVerilog的设计和验证代码，书中阐述了使用Verilog和SystemVerilog语言时超过100个常见的编码错误；每一个例子都详细说明了错误的症状、错误的语言规则以及正确的编码方式。这本书能帮助数字设计工程师和验证工程师有效地识别与避免这些常见的编码错误。书中列举的这些错误许多是非常微妙的，有可能需要花费几个小时或几天的时间才能发现或调试。 |
|
主题词:
|
硬件描述语言 程序设计 |
|
中图分类法:
|
TP312 版次： 5 |
|
其它题名:
|
如何避免101个常犯的编码错误 |
|
主要责任者:
|
萨瑟兰 著 |
|
主要责任者:
|
米尔斯 著 |
|
次要责任者:
|
戴成然 译 |
|
次要责任者:
|
高镇 译 |
|
附注:
|
华章科技 |
|
索书号:
|
2 |