|
题名:
|
Verilog HDL高级数字设计 / (美) Michael D. Ciletti著 , 李广军, 林水生, 阎波等译 |
|
ISBN:
|
978-7-121-22193-4 价格： CNY95.00 |
|
语种:
|
chi |
|
载体形态:
|
14, 649页 图 26cm |
|
出版发行:
|
出版地： 北京 出版社： 电子工业出版社 出版日期： 2014 |
|
内容提要:
|
本书依据数字集成电路系统工程开发的要求与特点, 利用Verilog HDL对数字系统进行建模、设计与验证, 对ASIC/FPGA系统芯片工程设计开发的关键技术与流程进行了深入讲解, 内容包括: 集成电路芯片系统的建模、电路结构权衡、流水线技术、多核微处理器、功能验证、时序分析、测试平台、故障模拟、可测性设计等。 |
|
主题词:
|
VHDL语言 程序设计 |
|
主题词:
|
硬件描述语言 程序设计 |
|
中图分类法:
|
TP312VH 版次： 5 |
|
主要责任者:
|
西勒提 著 |
|
次要责任者:
|
李广军 译 |
|
次要责任者:
|
林水生 译 |
|
次要责任者:
|
阎波 译 |
|
附注:
|
国外电子与通信教材系列 |
|
责任者附注:
|
责任者规范汉译姓: 西勒提 |
|
索书号:
|
5 |