|
题名:
|
Verilog HDL数字设计与建模 / (美) Joseph Cavanagh著 , 陈亦欧, 李林, 黄乐天译 |
|
ISBN:
|
978-7-121-14093-8 价格： CNY69.00 |
|
语种:
|
chi |
|
载体形态:
|
15, 579页 图 26cm |
|
出版发行:
|
出版地： 北京 出版社： 电子工业出版社 出版日期： 2011.08 |
|
内容提要:
|
本书内容涵盖电路建模、基本语法与电路、典型数学运算、复杂的编码/解码/纠错电路、各类时序状态机和完整的流水线RISC处理器的设计等。 |
|
主题词:
|
硬件描述语言 程序设计 |
|
中图分类法:
|
TP312VH 版次： 4 |
|
主要责任者:
|
卡瓦纳 著 |
|
次要责任者:
|
陈亦欧 译 |
|
次要责任者:
|
李林 译 |
|
次要责任者:
|
黄乐天 译 |
|
责任者附注:
|
责任者规范汉译姓: 卡瓦纳 |