|
题名:
|
VHDL与Verilog HDL比较学习及建模指导 / 郑亚民, 董晓舟编著 , |
|
ISBN:
|
978-7-118-05779-9 价格： CNY33.00 (含光盘) |
|
语种:
|
chi |
|
载体形态:
|
240页 图 26cm 光盘1片 |
|
出版发行:
|
出版地： 北京 出版社： 国防工业出版社 出版日期： 2008 |
|
内容提要:
|
本书围绕VHDL和Verilog HDL两种硬件描述语言, 系统介绍了相关的语法、技巧和计算机辅助设计软件, 给出大量实例的综合、仿真结果和设计工程。本书的主要内容包括: VHDL的基础知识和语法、Verilog HDL的基础知识和语法、在RTL层次上利用这两种硬件描述语言进行实际建模的方法与技巧、实际设计中常见模块的实例设计, Synplify、ModelSim和Quartus2等常用软件工具的使用方法。 |
|
主题词:
|
硬件描述语言 程序设计 |
|
中图分类法:
|
TP312VH 版次： 4 |
|
主要责任者:
|
郑亚民 编著 |
|
主要责任者:
|
董晓舟 编著 |