|
题名:
|
数字系统设计与Verilog HDL / 王金明编著 , |
|
ISBN:
|
978-7-121-07990-0 价格： CNY39.80 |
|
语种:
|
chi |
|
载体形态:
|
XII, 333页 图 26cm |
|
出版发行:
|
出版地： 北京 出版社： 电子工业出版社 出版日期： 2009.01 |
|
内容提要:
|
本书以Quartus II、Synplify Pro/Synplify软件为平台, 以Verilog-1995和Verilog-2001为语言标准, 以可综合的设计为重点, 以大量经过验证的数字设计实例为依据, 系统阐述了数字系统设计的方法与技术, 对设计优化做了探讨。 |
|
主题词:
|
数字系统 系统设计 |
|
主题词:
|
硬件描述语言 计算机辅助设计 |
|
中图分类法:
|
TP271 版次： 4 |
|
中图分类法:
|
TN790.2 版次： 4 |
|
主要责任者:
|
王金明 编著 |
|
版次:
|
第3版 |