|
题名:
|
面向CPLD/FPGA的Verilog设计 / 王冠, 俞一鸣等编著 , |
|
ISBN:
|
978-7-111-21057-3 价格： CNY40.00 |
|
语种:
|
chi |
|
载体形态:
|
372页 图 26cm |
|
出版发行:
|
出版地： 北京 出版社： 机械工业出版社 出版日期： 2007 |
|
内容提要:
|
本书翔实地介绍了面向CPLD/FPGA的Verilog设计。全书分为器件篇、语言篇、软件篇和实战篇来介绍相应的知识体系。器件篇着重介绍了Altera公司的CYCLONE Ⅱ系列FPGA的结构, 以及如何使用FPGA器件内部的各种资源 ; 语言篇详细讲解了Verilog HDI的相关内容 ; 软件篇介绍了一款强大的仿真工具ModelSim和Altera公司的集成开发环境Quartus Ⅱ6.0 ; 实战篇再现了一个数字系统的设计过程。 |
|
主题词:
|
可编程序逻辑器件 系统设计 |
|
主题词:
|
现场可编程门阵列 系统设计 |
|
主题词:
|
硬件描述语言 程序设计 |
|
中图分类法:
|
TP332.1 版次： 4 |
|
中图分类法:
|
TP312VH 版次： 4 |
|
主要责任者:
|
王冠 编著 |
|
主要责任者:
|
俞一鸣 编著 |