|
题名:
|
System Verilog验证方法学 / Janick Bergeron[等] 著 , 夏宇闻[等] 译 |
|
ISBN:
|
978-7-81124-079-5 价格： CNY58.00 |
|
语种:
|
chi |
|
载体形态:
|
467页 图 23cm |
|
出版发行:
|
出版地： 北京 出版社： 北京航空航天大学出版社 出版日期： 2007.05 |
|
内容提要:
|
本书借助许多用System Verilog编写的例子，介绍和说明一套完整的验证方法学。它涵盖了所有最新的验证技术，其中包括：验证计划制定、TestBench架构、受约束随机激励产生等。 |
|
主题词:
|
硬件描述语言 应用 |
|
中图分类法:
|
TN407 版次： 4 |
|
主要责任者:
|
伯杰龙 著 |
|
次要责任者:
|
夏宇闻 译 |